PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-027106

(43) Date of publication of application: 29.01.1999

(51)Int.CI.

H03K 3/03

(21)Application number: 09-173653

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

30.06.1997


(72)Inventor: OSHIMA KOJI

(54) VOLTAGE CONTROLLED OSCILLATION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress the oscillation of current due to charge and discharge between gate terminals of a MOS transistor that configures a current mirror circuit between a bias voltage generation circuit and a ring oscillator.

SOLUTION: Resistance 31 is inserted between a gate terminal of a P-channel MOS transistor 11 of a bias voltage generation circuit 10 and a gate terminal of a P-channel MOS transistor 22 of a ring oscillator 20 that configures a current mirror circuit with the transistor 11. Also, resistance is inserted between a gate terminal of an N-channel MOS transistor 14 of the circuit 10 and a gate terminal of an N-channel MOS transistor 23 of the oscillator 20 which configures a current mirror circuit with the transistor 14.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平11-27106

(43)公開日 平成11年(1999)1月29日

(51) Int.CL*

鐵別配号

ΡI

H03K 3/03

H03K 3/08

審査請求 未請求 請求項の数2 OL (全 5 頁)

(21)出顯番号

(22)出版旧

特顧平9-173653

平成9年(1997)6月30日

(71) 出順人 000000295

沖阳気工薬株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 大島 浩二

東京都港区虎ノ門1丁目7番i2号 沖電気

工業株式会社内


(74)代理人 弁理士 佐々木 宗治 (外3名)

(54) 【発明の名称】 電圧制御発振回路

(57)【要約】

【課題】 バイアス電圧発生回路とリングオシレータとの間でカレントミラー回路を構成するMOSトランジスタのゲート幾千間の充放電による電流の発振を抑えて、その発振による回路の破損を防ぐ。

【解決手段】 バイアス電圧発生回路10のPチャネルMOSトランジスタ11のゲート端子と、そのPチャネルMOSトランジスタ11とでカレントミラー回路が構成されるリングオシレータ20のPチャネルMOSトランジスタ22のゲート端子との間に抵抗31を、また、バイアス電圧発生回路10のNチャネルMOSトランジスタ14とでカレントミラー回路が構成されるリングオンレータ20のNチャネルMOSトランジスタ23のゲート端子との間に抵抗32をそれぞれ挿入した。



(2)

【特許請求の範囲】

【請求項1】 直列に接続された第1の電流制御素子と 第2の電流制御素子、及び一方が前記第1の電流制御案 子とで、他方が前記第2の電流制御素子とでカレントミ ラー回路がそれぞれ構成されるよう接続された第3の電 流制御案子と第4の電流制御案子を有してなり、前記第 2の電流制御索子に印加される制御電圧に応じて前記第 1及び第4の電流制御素子の各ゲート端子にバイアス信 号を発生するバイアス信号発生回路と、

するバイアス信号の電流を低減する電流低減手段と、 前記第1の電流制御素子とでカレントミラー回路が構成 され、前記電流低減手段を介して印加される前記第1の 電流制御案子のゲート端子からのバイアス信号に基づい て動作する複数の第5の電流制御案子。及び前記第4の 電流副御素子とでカレントミラー回路が構成され、前記 電流低減手段を介して印加される前記第4の電流制御案 子のゲート端子からのバイアス信号に基づいて動作する 複數の第6の電流制御素子を有し、さらに、前記第5及 び第6の電流制御素子の動作に基づいて発振信号の顕波(20)タ11と、NチャネルMOSトランジスタ23はバイア 数を可変する凝列接続のインバータ回路を有するリング オンレータとを備えたことを特徴とする電圧制御発振回 56.

【請求項2】 前記電流低減手段は、前記パイアス信号 発生回路の第1の電流制御素子のゲート端子及び該第1 の電流制御素子とでカレントミラー回路が構成されるリ ングオシレータの複数の第5の電流制御素子のゲート蟾 子の間、また。前記パイアス信号発生回路の第4の電流 制御素子のゲート端子及び該第4の電流制御素子とでカ レントミラー回路が模成されるリングオシレータの複数 35 の第6の電流副御案子のゲート鑷子の間にそれぞれ挿入 された抵抗からなっていることを特徴とする請求項1記 載の電圧制御発振回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、PLL回路で使用 されるリングオシレータ型の電圧制御発振回路に関する ものである。

[0002]

【従来の技術】従来、この種の電圧制御発振回路は図2 に示すようにバイアス電圧発生回路とリングオシレータ とから構成されている。バイアス電圧発生回路 1 ()は、 1段以上のカレントミラー回路で構成され、リングオシ レータ20の制御電圧であるバイアス電圧信号PBIAS、NB IAS をそれぞれ生成する。このバイアス常圧信号PBIAS、 NBIAS の常圧レベルは、印創された副御常圧INに応じて 変化するNチャネルMOSトランジスタ12の電流置に よって変化し、制御電圧INOC電圧レベルが上昇すると電 流量が上昇するためバイアス電圧信号PBIAS の電圧レベ ルは下がり、バイアス属圧信号NBIAS の電圧レベルは上 50 21の高速な充放電によりPチャネルMOSトランジス

昇する。その反対に制御電圧INの電圧レベルが下がると 電流量が減少するためバイアス電圧信号PBIAS の電圧レ ベルは上がり、バイアス電圧信号MBIAS の電圧レベルは 下がる。

【9003】リングオシレータ20は、縦列接続された 奇敷段のインバータ回路21とPチャネルMOSトラン ジスタ22及びNチャネルMOSトランジスタ23とか ら構成され、各インバータ回路21の高電位電圧源VDD 側にはPチャネルMOSトランジスタ22がそれぞれ接 前記第1及び第4の電流制御案子の各ゲート端子に発生 10 続され、低電位電圧源VSS 側にはNチャネルMOSトラ ンジスタ23がそれぞれ接続されている。各Pチャネル MOSトランジスタ22のゲート端子にはバイアス電圧 信号PBIAS が印触されており、各NチャネルMOSトラ ンジスタ23のゲート端子にはバイアス電圧信号NBIAS が印加されている。そのためPチャネルMOSトランジ スタ22とNチャネルMOSトランジスタ23は共にバ イアス電圧信号PBIAS、NBIAS に応じたオン抵抗となって おり、また、PチャネルMOSトランジスタ22はバイ アス電圧発生回路 1 0内のPチャネルMOSトランジス ス電圧発生回路10内のNチャネルMOSトランジスタ 14とそれぞれカレントミラー回路が構成されているた め、インバータ回路21のソース電流としてはバイアス 電圧発生回路 1 0 で生成される電流に比例した電流が流

> 【0004】従って、印加された制御電圧INの電圧レベ ルが上昇すると、バイアス電圧発生回路10内の電流が 増加するためインバータ回路21へのソース電流は増加 し、リングオンレータ20で発掘する信号の周波敏が高 くなり、その反対に制御電圧INの電圧レベルが下がる と、バイアス電圧発生回路10内の電流が減少するため インバータ回路21へのソース電流は減少し、リングオ シレータ20で発振する信号の周波数が低くなる。以上 のようにして従来の弯圧制御発振回路は動作している。 [0005]

> 【発明が解決しようとする課題】近年、システムクロッ ク周波数の上昇に伴い弯圧制御発振回路においても高い 発振周波数が望まれている。また、一般に製造プロセス や動作環境の変動を考慮して設計された電圧制御発振回 路は最小デザインルールに比べて大きなゲート長ノゲー ト幅のトランジスタで設計されており、このことは電圧 制御発振回路の各トランジスタのゲート容置が通常のト ランジスタのゲート容置に比べて大きいことを示してい

【0006】従って、前途した従来の電圧制御発振回路 では、回路内の各トランジスタのゲート容置が大きく、 PチャネルMOSトランジスタ22とNチャネルMOS トランジスタ23がインバータ回路21に直列に接続さ れているため。高い周波数で発振するとインバータ回路

タ22とNチャネルMOSトランジスタ23のそれぞれ のゲート蝎子側も影響を受け、カレントミラー回路を構 成しているPチャネルMOSトランジスタ11、22の ゲート端子間で、また、NチャネルMOSトランジスタ 14.23のゲート端子間でそれぞれ電流の充放電が行 われるようになり、これは次第に無視できない値とな

3

【0007】また、バイアス電圧発生回路10内のPチ ャネルMOSトランジスタ11とNチャネルMOSトラ ンジスタ14はゲート端子とドレイン端子とが接続され 19 ているため、前述のゲート端子間の電流の充放電はそれ ぞれのドレイン電流にも影響を及ぼし、さらにその充放 電電流が次第に増幅されて発振に至る場合がある。この ため、従来の電圧制御発振回路では、前記ゲート端子間 の充放電による電流が発振した場合には、最悪では回路 の破損を招き、電流が発振しない場合でもバイアス電圧 信号上で電流が振動することで電圧制御発振回路の発振 が不安定となり、入力制御電圧INに対して一定の周波数 で発振できなくなっていた。

[0008]

【課題を解決するための手段】本発明に係る電圧制御発 毎回路は、直列に接続された第1の電流制御案子と第2 の電流制御案子、及び一方が前記第1の電流制御素子と で、他方が前記第2の電流制御素子とでカレントミラー 回路がそれぞれ構成されるよう接続された第3の電流制 御素子と第4の電流制御素子を有してなり、前記第2の 電流制御素子に印加される制御電圧に応じて前記第1及 び第4の電流制御素子の各ゲート幾子にバイアス信号を 発生するバイアス信号発生回路と、前記第1及び第4の 電流を低減する電流低減手段と、前記第1の電流制御素 子とでカレントミラー回路が構成され、前記電流低減手 段を介して印加される前記第1の電流制御素子のゲート 端子からのバイアス信号に基づいて動作する複数の第5 の電流制御案子。及び前記第4の電流制御案子とでカレ ントミラー回路が構成され、前記電流低減手段を介して 印加される前記第4の電流制御素子のゲート端子からの バイアス信号に基づいて動作する複数の第6の電流制御 素子を有し、さらに、前記第5及び第6の電流制御素子 のインバータ回路を有するリングオシレータとを備えた ものである。

【りり09】本発明においては、バイアス信号発生回路 の第1及び第4の電流制御素子の各ゲート端子に発生す るバイアス信号は、電流低減手段によって電流がそれぞ れ低減され、リングオシレータの複数の第5の電流制御 素子及び複数の第6の電流制御素子に印加する。このた め、カレントミラー回路が構成される第1及び第5の電 流制御童子のゲート端子間と、第4及び第6の電流制御 素子のゲート端子間とで行われていた電流の充放電を抑 50 回路全体としてのジッタ低減につながるという効果があ

えることができる。 [0010]

【発明の実施の形態】図1は本発明の実施形態に係るり ングオシレータ型の電圧制御発振回路の構成を示すプロ ック図であり、なお、図2で説明した従来と同一又は相 当部分には同じ符号を付し説明を省略する。

【①①11】本実施形態では、バイアス電圧発生回路1 ①のPチャネルMOSトランジスタ11のゲート端子 と そのPチャネルMOSトランジスタ11とでカレン トミラー回路が構成されるリングオシレータ20のPチ ャネルMOSトランジスタ22のゲート蝎子との間に抵 抗31を、また、パイアス電圧発生回路10のNチャネ ルMOSトランジスタ14のゲート端子と、そのNチャ ネルMOSトランジスタ14とでカレントミラー回路が 模成されるリングオシレータ20のNチャネルMOSト ランジスタ23のゲート端子との間に抵抗32をそれぞ れ挿入したものである。

【0012】バイアス電圧発生回路とリングオシレータ との間に抵抗が挿入されてなる常圧制御発振回路におい 20 ては、従来と同様にバイアス電圧発生回路10のNチャ ネルMOSトランジスタ12のゲート・ソース間に制御 弯圧INが印加されると、その制御弯圧INのレベルに応じ てPチャネルMOSトランジスタ!1のゲート端子にバ イアス電圧信号PBIAS が、NチャネルMOSトランジス タ14のゲート端子にバイアス電圧信号NBIAS がそれぞ れ発生する。このバイアス電圧信号PBIAS、NBIAS は、そ れぞれの抵抗31、32により、電圧降下することなく 電流が減少し、そして、バイアス電圧信号PBIAS はリン グオシレータ20のPチャネルMOSトランジスタ22 電流副御業子の各ゲート端子に発生するバイアス信号の 30 のゲート端子に、バイアス電圧信号NBIAS はNチャネル MOSトランジスタ23のゲート端子にそれぞれ印加す

【0013】とのように、リングオシレータ20のPチ ャネルMOSトランジスタ22のゲート繼子と、Nチャ ネルMOSトランジスタ23のゲート端子にそれぞれ印 加するバイアス電圧信号PBIAS、NBIAS の電流を抵抗3 1. 32により減少させて、カレントミラー回路が構成 されるPチャネルMOSトランジスタ11,22のゲー ト端子聞と、NチャネルMOSトランジスタ14、23 の動作に基づいて発振信号の周波数を可変する機列接続 40 のゲート端子間でそれぞれ行われる電流の充放電を抑え るようにしたので、各ゲート端子間の充放電による電流 の発振を抑えることが可能となり、そのため、その発振 による回路の破損を防ぐことができるという効果があ る.

> 【りり14】また、電流の充放電によるバイアス電圧信 号PBIAS、NBIAS の変動も抑止できるので、電圧制御発振 回路が、ED加された制御電圧INに対して一定の周波数で 発振できるようになり、このため、より高い国波敷でも 安定して発振することが可能となり、このことはPLL

(4)

特開平11-27106

る.

[0015]

【発明の効果】以上のように本発明によれば、リングオ シレータの複数の第5の電流制御素子のゲート端子と、 複数の第6の電流制御索子のゲート端子にそれぞれ印加 するバイアス信号の電流を電流低減手段により低減させ て、カレントミラー回路が構成される第1及び第5の電 流制御素子のゲート編子間と、第2及び第6の電流制御 素子のゲート端子間でそれぞれ行われる電流の充放電を 抑えるようにしたので、各ゲート端子間の充放電による 10 13 PチャネルMOSトランジスタ 電流の発振を抑えることが可能となり、そのため、その 発振による回路の破損を防ぐことができるという効果が ある。

5

【0016】また、電流の充放電によるバイアス信号の 変動も抑止できるので、電圧制御発振回路が、印刷され た制御電圧に対して一定の周波数で発振できるようにな り、このため、より高い周波数でも安定して発振するこ とができるという効果がある。

*【図面の簡単な説明】


【図1】本発明の実施形態に係るリングオシレータ型の 電圧制御発振回路の構成を示すブロック図である。

【図2】従来のリングオンレータ型の電圧制御発振回路 の構成を示すプロック図である。

【符号の説明】

- 10 バイアス電圧発生回路
- 11 PチャネルMOSトランジスタ
- 12 NチャネルMOSトランジスタ
- 14 NチャネルMOSトランジスタ
- 20 リングオシレータ
- 21 インバータ回路
- 22 PチャネルMOSトランジスタ
- 23 NチャネルMOSトランジスタ
- 31 抵抗
- 32 抵抗

[図1]




本発明によるリングオシレータ型電圧制御発掘回路のブロック図

(5)

特関平11-27106





従来のリングオッレーク型電圧6歳()発復回路のアロック図